EZchip Semiconductor озвучила планы по разработке дизайна нового 100-ядерного чипа Tile-Mx на базе 64-разрядных процессорных ядер ARM, ориентированного на быстрорастущий рынок сетевых приложений. Для этих целей в EZchip планируют применить пакет технологий и патентов, полученных после законченного прошлой осенью поглощения известного производителя полупроводников Tilera.

Работа над созданием процессорного семейства Tile-Mx представляет собой попытку рационального использования технологического наследия Tilera для укрепления позиций EZchip на рынке многоядерных решений на базе решений ARM и дальнейшего отхода от использования архитектур частного типа. Кроме того, EZchip остро заинтересована в расширении списка заказчиков своего подразделения по выпуску телекоммуникационных процессоров, в число которых сегодня входят такие известные компании как Cisco, Juniper и ZTE.

Ожидается, что пропускная способность процессоров Tile-Mx будет достигать 200 Гбит/с. Кроме того, чипы также будут обладать оптимизированной архитектурой подсистемы памяти, а также оснащаться аппаратными акселераторами, например, менеджерами трафика, и массивом сетевых интерфейсов класса Gigabit Ethernet, 10GbE, 25GbE, 40GbE, 50GbE и 100GbE под шину PCI-Express. Наряду с многочисленными процессорными ядрами, новые чипы также будут обладать ячеистой архитектурой межъядерных соединений для достижения максимальной производительности при низкой латентности и высокой линейной масштабируемости.

Все эти функциональные возможности, по словам представителей EZchip, прежде всего ориентированы на потребности дата-центров и операторских сетей с постоянно растущей нагрузкой по традиционным направлениям, таким как мобильные данные, Big Data, социальные медиа, Интернет вещей (IoT) и облачные приложения, а также в сочетании с новыми технологиями, такими как программно-определяемые сети (software-defined networking, SDN) и сетевые функции виртуализации (network-functions virtualization, NFV).

Процессоры семейства Tile-Mx с числом процессорных ядер ARM Cortex-A53 до сотни позволят EZchip расширить присутствие в секторе решений для балансировки нагрузки, защиты данных, мониторинга сетевых ресурсов, обнаружения и предотвращения вторжений, видеопроцессинга и приложений распознавания в сетевых средах SDN и NFV. В семействе Tile-Mx также будут представлены упрощённые версии процессоров с 36 и 64 ядрами ARM Cortex-A53.

Заявив о разработке многоядерных телекоммуникационных процессоров на базе архитектуры ARM, EZchip присоединилась к Cavium, Applied Micro, Broadcom, Qualcomm, AMD и другим компаниям, ведущим разработки собственных решений с целью изменения ситуации на рынке серверных решений для ЦОД, телекоммуникаций и хранения данных, где в настоящее время в той или иной степени доминирует Intel.

Поставки первых образцов EZchip Tile-Mx ожидаются не ранее второй половины 2016-го.

Версия для печати