МИКРОЭЛЕКТРОНИКА

Зарисовки с конференции по автоматизированому проектированию электроники DAC

В двух отраслях - электронике и телекоммуникациях - прогресс материализуется настолько зримо, что начинаешь воспринимать его как природную силу, управляющую судьбами людей и компаний и преображающую человеческую жизнь. По образному выражению Юкинори Кувано, президента компании Sanyo Electric, скорость, с которой поисходят изменения в электронике и телекоммуникациях, соотносится с темпом преобразований в техногенных сферах, как год жизни собаки соотносится с годом жизни человека (как известно, принято считать, что год жизни собаки соответствует семи годам человеческой). Мэйнфреймы, мини-компьютеры, микрокомпьютеры, LAN, WAN, Интернет, оптоволокно, встроенные системы, широкополосная передача данных - целые эпохи вычислений и коммуникаций сменяли друг друга на отрезке времени намного короче человеческой жизни - длиной всего-то в 30 лет. Прогресс имеет свои жизненные циклы, и периоды роста в производстве полупроводниковых блоков примерно раз в пять лет чередуются с периодами спада. Но это спад и рост только по количеству, многие эксперты сходятся во мнении [1], что количественный спад - лишь передышка, в течение которой прогресс накапливает силы для нового качественного рывка. Сегодня основной причиной спада в мировой полупроводниковой отрасли эксперты называют недостаток инструментальных средств нового поколения для автоматизированного проектирования электронных систем (EDA, Electronic Design Automation), которые позволили бы учитывать возможности, открывающиеся благодаря последним достижениям в технологиях производства полупроводниковых структур (переход к нанометровым технологиям). Новые EDA-средства должны появиться очень быстро. Прогресс сжимает время, и на переход к новому поколению вместо пяти лет, потраченных в 80-е на создание первого поколения EDA, сегодня отводится не больше двух. Так что развитие EDA не сбавляет темпа и в период беспрецедентного спада в полупроводниковой отрасли. По оценкам аналитиков Dataquest, в 2001 г. ожидается сокращение полупроводникового производства на 25% при одновременном росте EDA-отрасли на 12%. Компании, занимающиеся проектированием полупроводниковых блоков, продолжают вести научно-исследовательские работы, создают новые архитектуры, ищут способы, как сделать процесс проектирования интенсивным и гибким, готовятся к взятию следующего барьера на пути прогресса. Что он принесет? Ближайшие перспективы, которые откроет прогресс, описал Роберт Мартин, вице-президент Центра исследований и разработок Bell Labs, выступая в этом году на 75-летнем юбилее центра в Санкт-Петербурге, где находится его российское подразделение:

- к 2002 г. “общение” между техническими телекоммуникационными устройствами, обслуживающими человека, будет превалировать над общением между людьми;

- коммуникации подешевеют так, что трафик практически ничего не будет стоить, пользователю придется платить только за полосу пропускания;

- большее распространение, чем передача данных, получат широкополосные услуги (передача видеоизображений, мультимедийной информации);

- скорость передачи данных по сети вырастет до петабит (пета - 1015), будет применяться пакетная коммутация IP&ATM;

- произойдет переход к беспроводной связи третьего поколения.

Смелый прогноз Bell Labs зиждется на анализе тенденций развития новых технологий, темпов производства основных компонентов оборудования и связи и прежде всего встроенных электронных систем. Создание миллиардов таких систем, которые должны дополнить персональные компьютеры, - вот текущая цель прогресса.

“Почти все вокруг - встроенные системы” (Almost everything is embedded) - так дословно можно перевести один из популярных слоганов конференции DAC (Design Automation Conference) по автоматизированому проектированию электроники. Этот форум, всегда являющийся значительным событием, проходит ежегодно в США. В этом году он собрал в 38 раз большую аудиторию, чем в прошлом: 14 700 разработчиков, инженеров, менеджеров, аналитиков EDA-отрасли. Встроенные системы будут иметь новую гетерогенную архитектуру, работать в сети или управляться беспроводным способом, удовлетворять многочисленным и противоречивым требованиям по стоимости, производительности, функциональности, безопасности и т. д. Сроки выхода на рынок встроенных систем должны быть минимальными, иначе миллионные инвестиции окажутся потраченными зря (а именно на деньги различных фондов и существуют многочисленные компании - разработчики этих систем).

Перечислим основные факторы, которые воздействуют в настоящее время на все сегменты рынка встроенных систем: усложнение задач обработки сигналов, работа устройств в режиме реального времени, сокращение сроков выведения новых продуктов на рынок, снижение энергопотребления и стоимости устройств. С учетом этих факторов можно выделить две основные области применения встроенных систем: мультимедийные приложения (высокопроизводительные вычисления в псевдореальном времени, требования по снижению стоимости и энергопотребления) и телекоммуникационная инфраструктура третьего поколения (высокопроизводительные вычисления в жестком реальном времени).

В центре внимания нашей статьи - микроархитектурное строительство: современный ассортимент полупроводниковых блоков, новые подходы к построению платформ, основные этапы и автоматизированные средства проектирования. В основном именно эти вопросы обсуждались в нынешнем году на конференции DAC, в которой мне довелось принять участие.

Как все начиналось

На очень общем уровне процесс проектирования электронных систем включает в себя четыре стадии: проработка идеи и постановка технического задания; создание функциональной схемы; разработка принципиальной схемы, размещение компонентов и трассировка проводников на плате; физическое воплощение.

Совершим краткий экскурс в историю проектирования электронных систем. Когда-то в 60-х их создавали вручную, на бумаге рисовали диаграммы сигналов, на картонном макете подбирали оптимальное расположение компонентов и карандашами двух цветов проводили линии, изображающие проводники, проходящие сверху и снизу печатной платы. Верификация системы не была автоматизирована, и проверить, что функции выполняются так, как задумал разработчик, можно было единственным способом - тестируя физический прототип системы. В случае выявления ошибок разработчик возращался к принципиальной схеме и изменял ее при помощи скальпеля и карандаша, причем таких итераций могло быть несколько, прежде чем система запускалась в производство. По мере усложнения систем в начале 70-х появились средства автоматизированного проектирования (CAD, Computer Aided Design) для разводки печатной платы, немного позже, в середине 70-х, добавились средства автоматизированного конструирования (CAE, Computer Aided Engineering), помогающие на этапе проектирования функциональной схемы. В 80-х годах CAD-, CAE- и появившиеся средства автоматизации верификации были объединены общим названием “средства автоматизированного проектирования электронных систем” (EDA, Electronic Design Automation) и заработала целая отрасль создания EDA-средств. Что же происходило с электронными устройствами? Они уменьшались в размерах, становились легче, работали быстрее, потребляли меньше энергии. Возрастала степень интеграции элементов на подложке микросхем: средняя, высокая и наконец очень высокая. Электронные системы становились все компактнее, а в середине 90-х начали помещаться внутри микросхемы - инженеры-электронщики приступили к микроархитектурному строительству систем на кристалле (SoC, System on Chip). Компактная SoC, включающая в себя процессор, кэш, ускоритель графики, DRAM и т. д., резко повысила быстродействие за счет максимального упрощения интерфейсов между компонентами схемы и обеспечила гибкость, так как программировать ее стал пользователь. Повторяя основные схемотехнические принципы проектирования печатной платы, вычислительная платформа после упаковки в микросхему претерпела изменения в архитектуре межсоединений. Так, в частности, процессоры позаимствовали координатные соединители (crossbar switches) из мира телекоммуникаций, кольца, массивы, восьмигранники (rings, arrays, octagons) - из архитектуры суперкомпьютеров [2]. Процессорные устройства можно разделить на два больших класса: микроконтроллеры и цифровые сигнальные процессоры, базирующиеся соответственно на архитектурах фон Неймана и Гарвардской. Обе архитектуры универсальны. Считается, что любой процесс, инвариантный во времени (LTT, Linear Time Invariant), может быть реализован с помощью DSP, причем намного быстрее и эффективнее, чем с применением микроконтроллера. Первые DSP создала компания Texus Instrument. Сегодня DSP-архитектура играет очень важную роль в создании платформ для телекоммуникационной инфраструктуры третьего поколения. Обе архитектуры развиваются, и не только в рамках собственных принципов - они еще и взаимно обогащают друг друга. Так, производители микроконтроллеров, помимо того, что совершенствуют собственные VLIW- (Very Long Instruction Word), SIMD- (single-instruction, multiple-data), RISC- и CISC-архитектуры, еще и наделяют их функциями, присущими DSP-архитектуре, - например, добавляют однотактные команды сложения/умножения, а также специальные команды, в частности некоторые фильтры. С другой стороны, DSP приобретают черты MCU - сегодня многие DSP выполняют операции с плавающей точкой, отсутствовавшие у первых процессоров, а некоторые поддерживают ветвление и поточную конвейерную обработку.

Но не всегда требуется универсальность, которую обеспечивают микропроцессоры. Для того чтобы поддерживать производительные вычисления при невысокой стоимости, были придуманы специализированные системы на кристалле (ASIC, Application System in Chip), предназначенные для выполнения ограниченного набора функций и не программируемые на стороне заказчика. И наконец, в середине 80-х компания Xilinx первой вывела на рынок программируемые логические матрицы (FPGA, Field Programmable Gate Array), ставшие очень популярными у разработчиков благодаря своей гибкости. К недостаткам FPGA следует отнести большое энергопотребление и довольно высокую стоимость.

Реконфигурируемость и перепрограммируемость

Эксперты предсказывают, что современный этап в микроархитектурном строительстве, который продлится десять лет, будет эпохой программистов, а не разработчиков “железа” [3]. Основными целями при создании новых архитектур станут реконфигурируемость и перепрограммируемость, а также объединение преимуществ ASIC и FPGA. Чтобы создать подобные архитектуры, надо четко рассчитать сегмент приложений и хорошо исследовать условия задачи. Примером такого подхода является гетерогенная мультипроцессорная архитектура, которую в настоящее время выводит на рынок компания MorphICs Technology (www.morphics.com), претендующая на место поставщика вычислительной платформы для сферы телекомуникаций третьего поколения, подобное тому, что занимает на рынке ПК Intel. Архитектура состоит из ядер и межсоединений. Каждое ядро обладает набором ресурсов (процессор, память, межсоединения, программное обеспечение) и выполняет определенный класс операций. Операции соответствуют алгоритмам функционирования внутреннего приемника сигналов в системах TDMA и CDMA. Ядра все разные, поэтому архитектура гетерогенная, многопроцессорная. Заданы пространственные и временн’ые взаимодействия между ядрами (кластеры ядер) на основе потоков данных, соответствующих алгоритмам работы внутреннего приемника сигналов в системах TDMA и CDMA. Кластеры объединяются в иерархическую сеть межсоединений. Для каждого ядра с помощью программы, исполняемой на процессоре общего назначения, задаются входные и выходные сигналы, выполняемые функции и параметры, а также потоки данных между ядрами. Обеспечиваются параллельные вычисления как на уровне ядер, так и на уровне архитектуры в целом.

Сборочное производство микросхем+ из IP-блоков

Основой современной долгосрочной стратегии создания новых архитектур может считаться применение IP-блоков (Intellectual Property - интеллектуальная собственность). Dataquest определяет IP-блок как разработанную ранее функцию, которая пригодна для использования при создании любых полупроводниковых блоков. На рынке IP-блоков доминируют процессорные ядра (IP-core); следующими, благодаря простоте верификации, идут шинные интерфейсы: PCI, USB, IEEE 1394. Растет сегмент программных IP-блоков.

Технологии инкорпорирования IP-ядер в общий кристалл развиваются научно-исследовательскими командами в течение 20 лет. Примерно пять лет назад, в пору создания первых SoC, разработчики компонентных ядер (в то время имевших размерность 2000-50 000 вентилей) приступили к выработке соглашений, обеспечивающих их совместимость. Важные вопросы, которые обсуждаются сегодня, это лицензирование, развитие стандартов на межсоединения IP-ядер, сборка системы на кристалле из IP-ядер. По мнению аналитиков Gartner и Dataquest, выступивших на нынешней конференции DAC, рынок IP-ядер в 2000 г. вырос на 40% по сравнению с 1999 г. и такой же рост ожидается в 2001 г.

С широким распространением IP-ядер “чистые” полупроводниковые архитектуры перестанут существовать. На конференции DAC компания Xilinx (www.xilinx.com) объявила, что ведет переговоры с производителями ASIC о лицензировании своей IP-архитектуры, так что вскоре на рынке может появиться интересный гибрид - ASIC с FPGA-ядром и приобретенными возможностями перепрограммирования.

Другой современный подход - построение SoC-платформ с использованием IP-ядер. Пример - архитектура StarCore SC100, разработанная в рамках совместного научно-исследовательского проекта StarCore (www.starcore.com) компаний Motorola’s Semiconductor Products Sector и Agere Systems (бывшего подразделения Lucent Technologies Microelectronic Group). Эта архитектура будет не только использоваться в новых продуктах компаний - участниц проекта, но и лицензироваться для третьей стороны. Главная идея специалистов StarCore заключалась в создании архитектуры, которую можно масштабировать на двух уровнях: уровне системы и уровне ядер [4]. В результате были предложены:

- семейство процессорных ядер StarCore SC100, отличающихся друг от друга количеством MAC/ALU-блоков и соответственно количеством команд, которые процессор может выполнять параллельно, а также сопроцессоры, ускорители и расширенный набор команд - для сборки системы на кристалле на верхнем уровне;

- алгоритмы и инструментальные средства SCDS (разработаны совместно с Synopsys, www.synopsys.com) для более тонкой автоматизированной подстройки самих ядер.

Основу архитектуры SC100 составляет так называемый набор 16- разрядных команд переменной длины (VLES, Variable Length Execution Set).

Новое поколение EDA: проектируем кремний

Сегодня на кристалле упаковывают 20-50 млн. транзисторов, а в скором времени этот показатель увеличится до сотен миллионов. Переход к нанометровым технологиям производства привел к тому, что значительно возросла сложность проектируемых схем на кристалле, стало труднее синхронизировать работу схемы (timing closure), к тому же в результате сокращения размера кристалла усилилось влияние помех: шума, электромиграции, падения напряжения и т. п. Кроме того, широко применяемые сегодня IP-блоки зачастую представляют собой черный ящик для разработчика. В результате за последние пять лет произошли принципиальные изменения в проектировании интегральных схем.

Необходимые ресурсы для проектирования

интегральных схем с помощью старого поколения

EDA-средств в зависимости от степени интеграции

транзисторов на кристалле (по данным компании Magma)

Прежние подходы и инструменты для проектирования, которые основывались на методологии разводки “точка - точка” (pin-to-pin wiring), сегодня не годятся, так как, по оценкам экспертов, требуют значительных ресурсов. По-другому эту разводку еще называют методологией “спагетти”. Даже если мы разобьем общую схему на блоки, спроектируем каждый из них в отдельности, соединение этих блоков между собой в случае современной сложной схемы на основе методологии “точка - точка”, применяемой в большинстве имеющихся на рынке инструментальных средств проектирования, окажется очень трудоемкой задачей с непредсказуемым результатом. Дело в том, что инструменты логического синтеза позволяют оперировать блоками, включающими не более 200 тыс. транзисторов, а в качестве оптимального их числа рекомендуют 50 тыс. транзисторов, так что проектирование схемы в 10 млн. транзисторов выльется в соединение между собой многочисленных выводов 200 блоков! При этом надо не только не потерять ни один из проводников, но и решить проблемы по синхронизации схемы, подключению питания и т. д.

Выход может быть только один - нужно новое поколение средств, изначально ориентированных на иерархическую методологию и блочную модель интегральной схемы.

Такие средства предлагает, например, компания Magma (www.magma-da.com). Ее инструментарий поддерживает весь процесс проектирования, от RTL- до GDSII- представления (от описания идеи до физического воплощения). Идея иерархического подхода не нова: нужно разбить сложное на части (планирование), спроектировать эти части (реализация), а потом собрать все вместе (сборка).

Рассмотрим эти этапы подробнее

Во время планирования, которое еще называют проектированием сверху вниз (от общего к частному), общую схему разбивают на блоки (выполняется автоматизированное распределение функций - сегментация), в частности, определяют, какие IP-блоки будут встраиваться. Этап очень критичный, так как во многом определяет результат: размер, энергоемкость, временн’ые параметры и другие характеристики будущей схемы. На этапе планирования для блоков задаются временн’ые параметры в соответствии с заданной производительностью общей схемы и исходя из размера кристалла и схемы межсоединений определяются требования по местоположению блока на кристалле и набору выводов. Далее блоки реализуются в соответствии со сформулированными на этапе планирования требованиями. По завершении этапа реализации формируются обобщенные описания блоков, включающие в себя данные о форме и размере блока, синхронизации по входу/выходу, о расположении выводов и другую информацию, необходимую для следующего этапа проектирования - сборки. Лишние детали исключаются, и таким образом лучше структурируется и сокращается поток данных в процессе проектирования - неоспоримое преимущество по сравнению с методологией “спагетти”. На последнем этапе блоки - как разработанные, так и приобретенные (IP-память, процессорные ядра и т. д.) - объединяются в общую схему, добавляются связующие логические схемы, выполняется разводка соединений, подключается питание, схема синхронизируется. Этапы реализации и сборки представляют собой процессы проектирования “снизу вверх”. При проектировании схемы отклонение временн’ые параметров от заданных величин может достигать 70%. Иерархический подход позволяет постоянно отслеживать диапазон значений временн’ые параметров на каждой стадии проектирования и таким образом добиваться большей определенности конечного результата.

Гетерогенная мультипроцессорная архитектура

Продукты Magma также позволяют выполнять частичную верификацию схемы, обеспечивая анализ помех практически с начального этапа разработки схемы - планирования.

Вообще процессам верификации и отладки EDA-отрасль уделяет сегодня много внимания. Здесь наблюдаются две главные тенденции: во-первых, разработчики теперь начинают процессы верификации и отладки как можно раньше и ведут их в фоновом режиме, а во-вторых, алгоритмы проверки становятся все более структурированными и аналитическими. Так, до недавнего времени основным подходом в верификации было имитационное моделирование, от которого пришлось отказаться, поскольку большая часть проектных данных не открывается поставщиками IP-блоков, и современным подходом считаются так называемая формальная верификация, или, как ее еще называют, проверка по образцу и стендовая отладка. Формальная верификация основывается на серьезном математическом аппарате, что позволяет, например, выполнить анализ статических рисков сбоя (static timing analysis). По прогнозам Dataquest [5], объем продаж средств формальной верификации к 2004 г. вырастет примерно в четыре раза по сравнению с 1999 г. Элегантное решение в рамках современного подхода к верификации предложила компания Verplex (www.verplex.com), поставщик средств верификации. Verplex бесплатно распространяет открытую библиотеку процедур верификации (Open Verification Library, OVL), написанных на Verilog, и разрабатывает аналогичную библиотеку на VHDL. Предполагается, что эти процедуры (assertion checks) будут встраиваться в IP-блоки и портироваться вместе с ними, что даст возможность в любой момент верифицировать как сами блоки, так и стыковку их с другими блоками схемы.

Процессы верификации и отладки, хотя, как правило, и поддерживаются инструментальными средствами разных производителей, выполняются параллельно. С помощью открытых стандартов и API программа-отладчик получает доступ к результатам верификации, как это происходит, например, при совместном применении инструментов верификации Verplex и отладочных средств компании Novas (www.novas.com). Затем с помощью визуальных средств каждый отладочный экран снабжается информацией, полученной в результате применения выбранного алгоритма верификации.

Эта статья - не обзор, а скорее набросок с натуры, к сожалению, не нашей действительности.

А что у нас? Десять лет назад остановились или почти остановились многие заводы, выпускавшие советские микросхемы, распались конструкторские бюро. Но сегодня у нас есть замечательная возможность запрыгнуть в этот поезд на полном ходу. Благодаря тому, что главная бизнес-модель - аутсорсинг, тому, что мировое сообщество активно внедряет открытые стандарты, чтобы проектировать еще удобнее, быстрее, дешевле+ Производить ведь можно в Китае, на Тайване или в других странах, а разрабатывать можно небольшими командами, освоив современные принципы проектирования, EDA-инструменты, стандарты. Ведь на самом деле принципиально мало что изменилось - современные инженеры просто спустились в проектировании электронных систем на несколько ступеней абстракции вниз и сооружают структуры из кремния, как из пластилина. 4

Литература

1. 38th Design Automation Conference. DAC. Proceedings 2001.

2. Hooking up the blocks By Ron Wilson EE Times 07/02/01.

3. Reconfigure or die, keynoter warns By Nicolas Mokhoff EE Times 06/14/ 01.

4. Software rises in semiconductor IP market report By Peter Clarke EE Times 06/20/01.

5. Novel Application-Specific Signal Processing Architectures for Wideband CDMA and TDMA Applications By Ravi Subramanian, Uma Jha, Joel Medlock, Chris Woodthorpe, Keith Rieken. Presented at the IEEE Vehicular Technology Conference, Tokyo, Japan, May 2000.

Версия для печати