В рамках конференции ARM TechCon компания AMD провела рабочую демонстрацию своего первого аппаратного решения с архитектурой сетевой виртуализации (Network Function Virtualization, NFV). Новый NFV-чип AMD семейства R-Series с рабочим названием Hierofalcon выполнен на базе 64-разрядных процессорных ядер и изготовлен в тесном содружестве с разработчиком стека сетевого программного обеспечения компанией Aricent и поставщиком решений для встраиваемой Linux компанией Mentor Graphics.

Технология NFV представляет собой новейшее сетевое решение, способное упростить развёртывание и управление сетевыми и телекоммуникационными сервисами за счёт полностью виртуализированной связной инфраструктуры. В отличие от традиционной серверной виртуализации, подразумевающей наличие аппаратных мощностей для каждой сетевой функции, архитектура NFV может быть сконфигурирована на одной или нескольких виртуальных машинах с разным ПО и различными процессами на мощных серверах, коммутаторах, СХД или в составе облачной инфраструктуры. Техника NFV позволяет добиться максимальной производительности при значительной экономии расходов.

Практическая демонстрация первых 64-разрядных ARM-сборок Hierofalcon была представлена с виртуализированными приложениями Wireless Evolved Packet Core (vEPC) с NFV-системой на базе встраиваемой Linux, где ядро мобильной сети обрабатывало абонентские вызовы с эмулятора пользовательского оборудования Evolved Node B (eNodeB) класса сотового телефона или планшета, с поддержкой управляющих и обрабатывающих функций Serving Gateway (SGW), Packet Data Network Gateway (PGW) и Mobility Management Entity (MME). Демонстрационный стенд включал прототип платформы разработчика Embedded Linux и инструментарий Sourcery CodeBench от Mentor Graphics.

Обеспечивающая совместимость между встраиваемыми ARM-чипами AMD семейства R-Series и вторым поколением APU семейства R-Series на базе архитектуры x86, референсная платформа AMD NFV предназначена для провайдеров телекоммуникационных сетевых инфраструктур в качестве программно-конфигурируемой (Software Defined Networking, SDN) реализации системы управления сетевыми сервисами с гибким конфигурированием аппаратной платформы для снижения сложности и экономии расходов.

Новые встраиваемые NFV-чипы AMD семейства R-Series выполнены на базе восьми 64-разрядных ядер ARM Cortex-A57, включают интегрированный 10 Гбит/с контроллер Ethernet, поддерживают два 64-разрядных канала памяти DDR3/DDR4 с коррекцией ошибок (ECC) и скоростную шину PCI-Express Gen 3. Шифрование и защита данных обеспечиваются поддержкой технологии ARM TrustZone и соответствующим встроенным криптографическим сопроцессором.

Появление первых коммерческих партий процессоров семейства R-Series ожидается в первом полугодии 2015 г.


Версия для печати