Компания Chartered Semiconductor Manufacturing начинает поставки руководств для разработки микросхем с проектными нормами 65 нм. Процесс был совместно разработан фирмами IBM, Infineon и Samsung.
В состав документации входит руководство по разработке схем по 65 нм проектным нормам и модели элементов SPICE, необходимые для создания сложных систем на кристалле.
Chartered намерена начать выпуск 300-миллиметровых пластин с несколькими группами тестовых схем, созданных по 65 нм проектным нормам, в четвертом квартале нынешнего года. Выпуск же пробных партий схем намечен на начало 2006-го.
По 65 нм технологии будут выпускаться схемы нескольких типов -- цифровые логические, смешанные аналогово-цифровые, а также схемы, выходы которых работают на разных напряжениях. В них можно будет применять транзисторы с тройной изоляцией затвора и до девяти слоев медной металлизации для соединения со слоями, разделенными диэлектриком с низкой диэлектрической постоянной.
По сравнению с 90 нм процессом процесс 65 нм позволяет на 28 % сократить линейные размеры проводников и на 50 % уменьшить площадь кристалла, причем плотность размещения вентилей увеличится на 200 %.
В распоряжение разработчиков предоставляются базовые, маломощные и высокоскоростные транзисторы с различными уровнями переключения. Имеются также заготовки нормальных и высокоплотных ячеек статической памяти для базового и маломощного 65 нм процессов.
А. Л.
